ايران ويج

اين يك پروژه دانشجويي هست كه شرايط زير رو ميخوام داشته باشه :

طراحي يك CPU ريسك 16 بيتي با مراحل کار زير:
1- مشخص کردن Instruction Set (هر چه کمتر بهتر بدليل معماري Risc)
2- مشخص كردن و شرح قالب دستورالعمل ها و نوع كار آنها
3- طراحی سخت افزار به شکل منطقی (ترسيم دياگرام و خطوط كنترل)
4- تشريح يك مثال براي تريس كردن دياگرام
5- شبیه سازی هر بلوک منطقی با Verilog يا vhdl (ترجيحاً Verilog)
6- اتصال Componentها به هم .
7- نوشتن يك تست بنچ براي برنامه (ترجيحاً)
8- سنتز با يك نرم افزار (ترجيحاً Maxplus يا زايلينكس)
9- پياده سازي بر روي يك Fpga
لطفاً قيمت هاي پيشنهادي خودتونو رو تا دو روز آينده اعلام كنيد . ضمناً مهلت زماني انجام پروژه تا تاريخ 23/05/1391 هست . ممنون و سپاسگذارم.