ايران ويج

نسخه‌ی کامل: مشکلاتی که VHDL یا Verilog داریم...
شما در حال مشاهده‌ی نسخه‌ی متنی این صفحه می‌باشید. مشاهده‌ی نسخه‌ی کامل با قالب بندی مناسب.
صفحه‌ها: 1 2 3 4
از verilog مثال دارین؟
سلام
ای سایت مثال هایی داره

http://www.nandland.com/
(۱۷-دى-۱۳۹۳, ۱۸:۴۷:۵۳)helma نوشته است: [ -> ]تشکر
یه سوال دیگه من میتونم به جای دستور

کد:
assign q=d;

از دستور استفاده کنم

کد:
q<=d;


سلام

صفحه 3 این pdf رو ببینید:
https://courses.cs.washington.edu/course...erilog.pdf
سلام چطوری میشه تاخیر مسیرها در یک مدار ترتیبی با ise یا model sim اندازه گرفت؟؟؟؟
صفحه‌ها: 1 2 3 4