ايران ويج

نسخه‌ی کامل: مشکل در ALU 16bit
شما در حال مشاهده‌ی نسخه‌ی متنی این صفحه می‌باشید. مشاهده‌ی نسخه‌ی کامل با قالب بندی مناسب.
صفحه‌ها: 1 2 3 4
سلام و خسته نباشید به دوستان عزیز من یه alu 16bit درست کردم ولی یه خطایی ایجاد میشه که نمیفهمم مشکل از کجاست چندین بار از صفر طراحیش کردم ولی بازم مشکل پابرجاست ولی تو 8bit مشکلی نداره اینم کد خطا :

Logic race condition detected during transient analysis

اگه ممکنه بگید مشکل از کجاست یا اگه نیازه مدار رو بزارم
ممنون از همگی
سلام
مهندس شما قبلش یه توضیح در مورد alu که ساختید بدید و اگه بتونید یه شماتیکی چیزی بذارید تا قابل درک باشه و اساتید بتونن کمکتون کنن
من این ALU رو بر اساس کتاب آقای موریس مانو ساختم که البته تو کتاب یه بیته این ALU 3 تا مدار محاسبه،منطق و شیفت رو تو خودش داره که اعمال منطقی حسابی و شیفت یکدوم از بیت ها رو انجام میده اینم یه تصویر از مدار :
[تصویر:  a.jpg]
[تصویر:  b.jpg]
اتصال ها هم با باس انجام شده و اینم تصویر خطا :
[تصویر:  c.jpg]
اگه بازم مفهوم نیست خود فایل رو بزارم
سلام
من یه زمانی از داخل کتاب موریس alu رو طراحی کردم، متاسفانه کتابش دم دستم نیست، یادمه یه جدول بود که s0 داشت تا S3 و یه cin‌.شما لطف کنید اون جدول رو یه عکس بگیرید و بزارید تا من این طراحی خودم رو تست کنم و براتون بزارم.

منظورم همون جدولی هست که میگه اگه فقط s0 یک بود مثلاً عملیات جمع اگه s1 یک بود و مابقی ورودی ها 0 مثلاً عملیات تفریق و ...

توسط این مدارم هم اعداد ورودی رو بهش میدادم :
[attachment=9485]
مشکل اینجای که وقتی 8 بیتش رو میسازم مشکلی نیست ولی رو 16بیت این خطا پیش میاد
اینم جدول تست مدار


[تصویر:  alu.bmp]

اینم خودمدار که الیته فقط قسمت محاسبشه که که گیر از اینجاست
ALU 16bit
خوبه طراحیتون جالبه.
سرفرصت بتونم بیشتر بررسیش میکنم.

یه جایی داره به چندتا گیتای نات گیر میده !

اونم نه به تمام حالتا،‌ شما این طراحی رو طبق جدول بالا انجام دادین ؟ چون همه عملیاتها طبق ورودی های جدول بالا نیست.
ممنون دوست عزیز
آره این مدار که attach کردم فقط قسمت محاسبست و کل مدار نیست گیر و خطایی که میده هم از این قسمته کل مدار 4 تا خط select داره و این 2تا اینم جدول تست مدار محاسبه :
[تصویر:  97153683668802876092.jpg]
خواهش میکنم...

الان من طبق جدولی که بالا گذاشتین تست کردم فقط حالت اول درست بود ،‌یعنی وقتی همه ریز عمل ها صفر باشن a,b رو با هم جمع میکنه، اما بقیه نه!

بعد داخل عکس از fulladder استفاده شده اما شما از تفریق کننده استفاده کردین! درستشم فول ادره، چرا که باید گاهی a رو با خود b جمع ببنده، گاهی با نات b، گاهی با ...
نمیدونم منظورت دقیقا چیه منم دقیقا مثل مدار تو عکس کتاب درستش کردم اینم عکس درون مدار که درست کردم خود مدارم که تو پست قبلی گذاشتم اینم عکس تو باکس مدار محاسبه:


[تصویر:  86135433042461414855.jpg]
یه زحمت بکشید، جدول مربوط مدار تفریق کننده رو برام بزارید . x,y,b=> s,d (اگه اشتباه نکنم)
این مدار مربوط به جمع و تفریق فقط جدول تستش رو ندارم


[تصویر:  49934435896615945714.jpg]

اگه از ریز کاریش می خواین خبر دار بشین آی دی یاهوتون رو بفرستین برام ADD کنمتون
مرسییییییی
صفحه‌ها: 1 2 3 4