CPLD های xilinx و شروع به کار با آنها و....

[Ambassador]

سلام
صالح جان کد vhdl یا وریلوگی که برای cpld , fpga میزنیم از نظر ساختاری یکی هستن؟

بعدش من یه فایل آموزش xilinx9.1 'گرفتم که بر اساس وریلوگ جلو میره شما vhdl ش رو دارید؟

[salehjg]

سلام
صالح جان کد vhdl یا وریلوگی که برای cpld , fpga میزنیم از نظر ساختاری یکی هستن؟

بعدش من یه فایل آموزش xilinx9.1 'گرفتم که بر اساس وریلوگ جلو میره شما vhdl ش رو دارید؟

شرمنده
کلی غذر میخوام
این پست رو یادم رفته بود...

چه خبر؟

ساختاری که آره...
اما مثلا fpga ها یه قسمت های اضافی دارن، مثل DCM ها یا ram و... که cpld ها ندارن
یا spartan6 ها اشتباه نکنم، کنترلر جدا مخصوص sdram و اینا دارن...
که بخاطر bga بودنشون ایران زیاد مرسوم نیستن...
فقط یه مدلش QFP هست پکیج اش که اونم مشخصات آنچنانی نداره...


پس اصولا باید کد های cpld همشون رو بشه روی fpga پیاده کرد

اما اینکه کد fpga روی cpld پیاده بشه، باید دقت کرد ...

راستی از مبدل plcc 2 dip عکس گرفتم
الان آپ میکنم

پینوشت:

DCM : digital clock manager مثلا یه کلاک 10 مگ میدی، خروجی dcm کلاک 300 مگ یا مثلا کلاک 1 مگ تحویل میگری + امکانات دیگر


من شخصا با fpga کار نکردم... پس شاید حرف هایی که بالا نوشتم، کاملا درست نباشن...

---

PLCC to DIP Adapter

---

در مورد آموزش ISE ، نه...
پیدا کنم چیزی، همینجا خبر میدم...
چیز خاصی نداره خود ise
فقط یکمی فایل های ucf اش، سخته...
درست نوشتم؟ همون فایل هایی که که constraint ها رو توش تعریف میکنن...
مثلا اینکه فلان IO باید حداکثر چقدر تاخیر داشته باشه یا low power بودن و ...

من خودم مثل c راحت نمیتونم با vhdl کد بزنم...
وقتی چند تا بلوک کنار هم قرار میگیره، یه سیگنال رو نمیشه به اشتراک گذاشت..
مخصوصا اگه clock domain متفاوتی داشته باشن بلوک ها..

گوگل یه clock domain crossing in vhdl سرچ بزنید، متوجه میشید....

---

http://www.fpga4fun.com/

[Ambassador]

سلام
صالح جان کد vhdl یا وریلوگی که برای cpld , fpga میزنیم از نظر ساختاری یکی هستن؟

بعدش من یه فایل آموزش xilinx9.1 'گرفتم که بر اساس وریلوگ جلو میره شما vhdl ش رو دارید؟

شرمنده
کلی غذر میخوام
این پست رو یادم رفته بود...

چه خبر؟

مشکلی نداره صالح جان دشمنتون شرمنئه
خبر سلامتی, یکم درگیر زندیگیم کم و بیش پیگیر هستم اما انشاا... سرم خلوت تر میشه.

ساختاری که آره...
اما مثلا fpga ها یه قسمت های اضافی دارن، مثل DCM ها یا ram و... که cpld ها ندارن
یا spartan6 ها اشتباه نکنم، کنترلر جدا مخصوص sdram و اینا دارن...
که بخاطر bga بودنشون ایران زیاد مرسوم نیستن...
فقط یه مدلش QFP هست پکیج اش که اونم مشخصات آنچنانی نداره...


پس اصولا باید کد های cpld همشون رو بشه روی fpga پیاده کرد

اما اینکه کد fpga روی cpld پیاده بشه، باید دقت کرد ...

راستی از مبدل plcc 2 dip عکس گرفتم
الان آپ میکنم

آخه یه مدل آموزش دیدم که vhdl برا fpga میگفتم گفتم ببینم میشه دنبالش کرد.

پینوشت:

DCM : digital clock manager مثلا یه کلاک 10 مگ میدی، خروجی dcm کلاک 300 مگ یا مثلا کلاک 1 مگ تحویل میگری + امکانات دیگر

اینا رو داشته باشید انشاا.. میام سراغتون

من شخصا با fpga کار نکردم... پس شاید حرف هایی که بالا نوشتم، کاملا درست نباشن...

---

PLCC to DIP Adapter

---

در مورد آموزش ISE ، نه...
پیدا کنم چیزی، همینجا خبر میدم...
چیز خاصی نداره خود ise
فقط یکمی فایل های ucf اش، سخته...
درست نوشتم؟ همون فایل هایی که که constraint ها رو توش تعریف میکنن...
مثلا اینکه فلان IO باید حداکثر چقدر تاخیر داشته باشه یا low power بودن و ...

من خودم مثل c راحت نمیتونم با vhdl کد بزنم...
وقتی چند تا بلوک کنار هم قرار میگیره، یه سیگنال رو نمیشه به اشتراک گذاشت..
مخصوصا اگه clock domain متفاوتی داشته باشن بلوک ها..

گوگل یه clock domain crossing in vhdl سرچ بزنید، متوجه میشید....

---

http://www.fpga4fun.com/

چه مبدلای خوشگلی .

در کل بهتره اول کد vhdl رو یاد بگیرم و بعد سنتز و ...

[Ambassador]

سلام صالح جان

اینجا چی بزنم بهتره ؟
ورژنای پایین از Enable Enhanced Design Summary هم گفته که 14ش نداره.

   

[salehjg]

سلام صالح جان
اینجا چی بزنم بهتره ؟

سلام
دقیق متوجه نشدم، دقیق تر بگید کدوم گزینه رو میگید...

ولی مهم ترینش اینکه آیسی تون رو انتخاب میکنید...
مثلا اینی که الان انتخاب کردید، XC3s400 یه fpga از سری spartan3 هستش که تهران میشه پیداش کرد..
حدودا 40 تومن ایناست

ولی اگه میخواین روی CPLD کار کنید، باید توی Device دنبال مدل مدنظرتون باشید...
مثلا XC9536XL
یا مثلا XC9572XL
یا XC95144XL
یا XC95288XL
یا...
دو تای آخری پکیج آیسی شون qfp هستش
دو تای اولی plcc



البته اگه قصدتون فعلا یادگیری و شبیه سازی هستش، مهم نیست، هرچی میخواد باشه...




در مورد این Enable Enhanced Design _____Summary فکر کنم اون صفحه ی html ای که بعد fit کردن طرح روی آیسی به عنوان گزارش میاره، اونو میگه...
فکر نکنم چیز مهمی باشه...
موفق باشید

[Ambassador]

سلام

خب منظورم کل گزینه هاشه.
وقتی یکی از اون cpld ها رو انتخاب میکنم مابقی گزینه ها فرقی نداره چی باشه؟ چه برای شبیه سازی و چه در حالت عملی.

+
اوکی

[Ambassador]

سلام

صالح جان من برای یه گیت and کد زدم , مرحله سنتز با موفقیت انجام شد و rtl هم بدست آوردم و فقط موقعی که می خوام شبیه سازی رفتاری کنم (با isim) ارور میده!
اینو میگه

کد:

INFO:ProjectMgmt - The selected process was not run because a prior process failed.

---

البته اولین باری که زدم شبیه سازی کنه پیغام ناموفقش با این که گذاشتم فرق میکرد و بعد از اینکه مجدداً زدم پیغام بالا رو میده.

[salehjg]

سلام




توی اون عکس، از اول تا package که بالا نوشتم...
در مورد speed ، هر cpld یا fpga یه speed grade داره... که روی آیسی نوشته شده..، باید مطابق با آیسی خریداری شده، این گزینه رو انتخاب کنید/دقیقا یادم نیست که رابطه ی سرعت آیسی و این speed grade مستقیمه یا معکوس




از package به بعدش، پیش فرض بمونن...(حداقلش من که کاری باهاشون ندارم :) )



*(البته زبان vhdl یا verilog رو میشه ازاونجا انتخاب کرد، مشخصه...)

مابقی گزینه ها فرقی نداره چی باشه؟ چه برای شبیه سازی و چه در حالت عملی.

اگه قصد دارید با شبیه ساز خود ISEیعنی ISIM کار کنید، همونا بمونن..
شما هم که VHDL کار میکنید، پس نیازی به تغییر language نیست

صالح جان من برای یه گیت and کد زدم , مرحله سنتز با موفقیت انجام شد و rtl هم بدست آوردم و فقط موقعی که می خوام شبیه سازی رفتاری کنم (با isim) ارور میده!
اینو میگه

Test Bench رو چطوری نوشتین؟
پروژه رو پیوست کنید...

از روی این پیغامی که گذاشتین، نمیشه مشکل اصلی رو پیدا کرد....



+در مورد تاخیر در جواب دادن، شرمنده... چند وقتیه شدیدا درگیرم... ولی چشم... حتما سعی میکنم تاخیر رو کمترش کنم

[Ambassador]

سلام

اوه اوه فعلاً کاری به عملی ندارم

Test Bench برای چی دیگه؟ مگه برای تست یک کد دو راه ندایم؟ یکی شکل موج و یکی هم همین تست بنچ؟ حالا من اگه بخوام از شکل موج استفاده کنم بازم باید تست بنچ بنویسم ؟

+
دشمنتون شرمنده ممنون

[salehjg]

درود
اینی که شبیه سازی رو میشه بدون testBench انجام داد، من نمیدونستم...
اسم انگلیسی ایش چیه؟

*در مورد پروژه تون، شما دارین با test Bench شبیه سازی میکنید
چند تا اشکال داشت

1- توی اسم های خاص مثل اسم entity و ...، نباید از "-" و امثالش استفاده کنید
من چک کردم، توی فایل تست بنچ، "and-testbench" نوشته شده بود، که باید بصورت "and_testbench" باشه... فرقی نمیکنه، مثل کد های C یا هر زبان دیگه ای هستش...


2- اینطور که معلومه این فایل testBench رو خود نرم افزار تولید کرده...
اما باید دقت کنید که حتما بعد از تولید اتومات فایل تست بنچ، باید اونو بسته به پروژه ی خودتون، ویرایش اش کنید..
ساختار فایل تست بنچ دقت کنید، چند تا clock_process هستش... که باید بجای <Clock> اسم سیگنال ورودی رو بنویسید...(فایل های اصلاح شده رو ببینید... دقت کنید طرح شما 2 تا ورودی a,b داره، منم 2 تا پروسه ی a_process و b_process با پریود های a_period و b_period ایجاد کردم)


نتیجه شبیه سازی هم پیوست شده...
  test3_fixed.zip (اندازه: 529.49 KB / تعداد دفعات دریافت: 139)

[Ambassador]

درود بر شما

این فایل آموزشی صفحه 44 رو بخونید


  ISE_QuickStart_Last.pdf (اندازه: 2.41 MB / تعداد دفعات دریافت: 123)

صالح جان بازم موقعی که زدم شبیه سازی رو نشون بده این ارور رو داد

کد:

ERROR:Simulator:861 - Failed to link the design

آره خوش تولید کرده بود.

شاید من مسیر رو بد میرم. کجا بای دشبیه سازی رو ببینم؟